第6665页 - 所有文章 - 小兔网xiaotut.com

4.1 Verilog 同步与异步

关键词：同步，异步由第 3 章可知，当触发器输入端的数据和触发器的时钟不相关时，很容易导致电路时序不满足。本章主要解决模块间可导致时序...

King

2021年11月22日

3.5 Verilog 延迟反标注

关键词：延迟反标注，...

King

2021年11月22日

3.4 Verilog 时序检查

关键词： setup hold recovery removal width...

King

2021年11月22日

3.3 Verilog 建立时间和保持时间

关键词：建立时间，保持时间对于数字系统而言，建立时间（setup time）和保持时间（hold...

King

2021年11月22日

3.2 Verilog specify 块语句

关键词： specify，路径延迟路径延迟用关键字 specify 和 endspecify 描述，关键字之间组成 specify...

King

2021年11月22日

3.1 Verilog 延迟模型

关键词：分布延迟，集总延迟，...

King

2021年11月22日

2.3 Verilog 时序逻辑 UDP

时序逻辑 UDP 与组合逻辑 UDP 在定义形式和行为功能上均有不同，主要区别如下：1、时序逻辑 UDP 的输出端必须声明为 reg...

King

2021年11月22日

2.2 Verilog 组合逻辑 UDP

与非门实例组合逻辑 UDP 中，状态表规定了不同的输入组合和相对应的输出值，没有指定的任意组合输出值为 x。一个简单的与非门 UDP...

King

2021年11月22日

2.1 Verilog UDP 基础知识

门级建模中介绍的内置门单元，例如 and，or , nor 等，均属于 Verilog...

King

2021年11月22日

1.3 Verilog 门延迟

关键词：门延迟， D 触发器门延迟类型前两节中所介绍的门级电路都是没有延迟的，实际门级电路都是有延迟的。Verilog...

King

2021年11月22日

第 6665 页共 7023 页